Component Trace, 2 oz *1.60 mm* = f

Component Trace, 2 oz *1.60 mm* = finish thickness: 2 oz/ft2 = 70 mFigure 1a — Cross section of 1s PCB showing trace and dielectric thicknesses in package placement and trace fan-out regions A1.60 mmA Component Trace, 2 oz *Plane 1, 1 oz, solidPlane 2, 1 oz, solidBackside Trace, 2 oz * 0.25 mm  A  0.5 mm * = finish thickness: 1 oz/ft2 = 35 m 2 oz/ft2 = 70 mFigure 1b — Cross section of 2s2p PCB showing trace and dielectric thicknesses JEDEC Standard No. 51-9Page 34 Board outline The board shall be 101.5 mm x 114.5 mm +/- 0.25 mm in size for packages less than or equal to 40 mm on a side (see figure 2). A typical edge connector is depicted in figure 2. The edge connector can be pin- out and pitch modified for specific needs. Modification of the width dimension of the edge connector is allowed. Multiple rows of vias along the edge connector are allowed.For various package sizes, refer to table 1 for the appropriate PCB size.Table 1 — PCB sizes for packagesPackage Length PCB Size (+/- 0.25 mm)Pkg. Length  40 mm 101.5 mm x 114.5 mm (4.0 in x 4.5in)40 mm < Pkg. Length  65 mm 127.0 mm x 139.5 mm (5.0 in x 5.5 in)65 mm < Pkg. Length  90 mm 152.5 mm x 165.0 mm (6.0 in x 6.5 in)Figure 2 — BGA test board outer dimensions and edge connector design. JEDEC Standard No. 51-9 Page 45 Trace design 5.1 Top trace layer layout (both 1s and 2s2p PCBs)Traces shall be laid out such that the test device will be centered relative to a 101.5 mm x 101.5 mm section towards the top of the board (away from the edge connector) for the smallest board. For larger board sizes, locate the package at the top of the board in the center of a square whose length is the width dimension of the board. The traces connecting to the package must extend at least 25 mm out from the edge of the device body. Trace lengths longer than this amount are allowed. Traces must be routed in a radial fashion (flared) to meet the edges of a square such that the terminal via locations are equally spaced over 90% of the perimeter of the sides of this square. Lands must be flared out to the 25 mm perimeter adjacent to the side of the package they are on. Corner-most lands flare to the perimeter clockwise of the corner (see figures 3 & 4). Staggering of trace terminal soldering positions inward from the trace termination square is allowed to 2.5 mm off the perimeter of the square.Figure 3 — Traces to outer ball row flared to perimeter 25 mm from package body.

結果 (繁體中文) 1:

組件跟踪，2盎司*

1.60毫米



* =光潔度厚度：2盎司/平方英尺= 70m的

圖1a -表示包放置和跟踪扇出區跡線和電介質厚度1S PCB的橫截面




甲
1.60毫米

甲

組件跟踪， 2盎司*

平面1，1盎司的固體
平面2，1盎司固體

底層的佈線，2盎司*

0.25毫米甲0.5毫米* =光潔度厚度：1盎司/平方英尺= 35m的2盎司/平方英尺= 70米

圖1b - 2S2P PCB的橫截面示出了跡線和電介質厚度

JEDEC標準號51-9
第3頁


4電路板輪廓


板應101.5毫米X114.5毫米+/- 0.25毫米大小軟件包小於或等於上一個側40毫米（參見圖2）。一個典型的邊緣連接器在圖2中所描繪的邊緣連接器可以是引腳出和瀝青改性為特定需求。邊緣連接器的寬度尺寸的修改是允許的。沿邊緣連接器的通孔的多個行是允許的。

對於各種封裝尺寸，請參閱表1為合適的PCB的尺寸。

表1 - PCB尺寸封裝
包裝長度PCB尺寸（+/- 0.25mm）的
PKG。長度40毫米101.5毫米X114.5毫米（4.0英寸×4.5in）
40毫米<PKG。（在X 5.5 5.0）長度65毫米127.0毫米X139.5毫米
65毫米<PKG。（6.0×6.5英寸）的長度90毫米152.5毫米X165.0毫米


























圖2 - BGA測試板的外部尺寸和邊緣連接器的設計。

JEDEC標準號51-9頁4


5痕量設計


5.1頂部跡線層佈局（包括1和2S2P PCBs）的

跡線應被佈局為使得所述測試裝置將相對於朝向所述板的頂部（遠離邊緣連接器）的最小板101.5毫米X101.5毫米部居中。對於較大的板的尺寸，在板的在其長度為電路板的寬度尺寸的正方形的中心頂部定位封裝。連接到封裝跡線必須出從裝置主體的邊緣延伸至少25mm。走線長度比這個量長是允許的。跡線必須以徑向方式（喇叭）被路由到滿足通孔位置的終端移到該正方形的邊的外週的90％的等間隔的方形這樣的邊緣。焊盤必須被擴口出到25mm的周邊鄰近封裝它們上的一側。角最土地張開到角的周邊順時針（參見圖3和4）。從跟踪終止方向內跟踪終端焊接位置的錯開允許至2.5mm斷正方形的周邊。




















圖3 - 痕跡到外球組張開到周邊從封裝本體25毫米。

結果 (繁體中文) 2:

元件跟蹤，2 盎司 |

1.60 毫米

• • 表面厚度：2 盎司/英尺 2 × 70° 米

圖 1a = 1s PCB 的橫截面，顯示封裝放置和微量扇出區域中的微量和介電厚度

A
1.60 毫米

A

元件跟蹤，2 盎司 |

平面 1，1 盎司，固體
平面 2，1 盎司，固體

背面痕跡，2 盎司 |

0.25 毫米 × A × 0.5 毫米 • 表面厚度： 1 盎司/英尺 2 × 35 * 米 2 盎司/英尺 2 × 70 ° 米

圖 1b = 顯示微量和介電厚度的 2s2p PCB 橫截面

JEDEC 標準號 51-9
第3頁

4 董事會提綱

對於側面小於或等於 40 mm 的包裝，板的尺寸應為 101.5 mm x 114.5 mm +/- 0.25 mm（見圖 2）。圖 2 中描述了典型的邊緣連接器。邊緣連接器可以引腳伸出，並針對特定需求進行間距修改。允許修改邊緣連接器的寬度尺寸。允許沿邊緣連接器的多行通孔。

有關各種封裝尺寸，請參閱表 1，獲得適當的 PCB 尺寸。

表 1 = 封裝的 PCB 尺寸
封裝長度 PCB 尺寸（+/- 0.25 毫米）
Pkg. 長度 = 40 毫米 101.5 毫米 x 114.5 毫米（4.0 英寸 x 4.5 英寸）
40 毫米 × Pkg. 長度 = 65 毫米 127.0 毫米 x 139.5 毫米（5.0 英寸 x 5.5 英寸）
65 毫米 × Pkg. 長度 = 90 毫米 152.5 毫米 x 165.0 毫米（6.0 英寸 x 6.5 英寸）

圖2 = BGA測試板外部尺寸和邊緣連接器設計。

JEDEC 標準號 51-9 頁 4

5 跟蹤設計

5.1 頂部跟蹤層佈局（1s 和 2s2p PCB）

應佈置痕跡，使測試設備相對於最小板的板頂部（遠離邊緣連接器）的 101.5 mm x 101.5 mm 部分居中。對於較大的電路板尺寸，請將封裝定位在方形中心板的頂部，其長度為電路板的寬度尺寸。連接到封裝的跟蹤必須從設備體的邊緣至少伸出 25 mm。允許的跟蹤長度超過此數量。跟蹤必須以徑向方式（光暈）進行佈線，以滿足正方形的邊緣，以便通過位置的終端在廣場兩側周長的 90% 以上平均間隔。土地必須耀斑到25毫米的周長，毗鄰其所處包裹的一側。最角的土地順時針向拐角處的周界耀斑（參見圖3和4）。從痕量端接方向內向微距端子焊接位置的點錯允許到正方形周長 2.5 mm。

圖 3 – 從封裝體到週邊 25 mm 的外線球行的軌跡。

結果 (繁體中文) 3:

成分痕迹，2盎司*
1.60毫米
*=飾面厚度：2 oz/ft2=70μm
圖1a-1s PCB的橫截面，顯示了封裝位置和跟踪扇出區域的跡線和介電厚度
一個
1.60毫米
一個
成分痕迹，2盎司*
平面1，1盎司，實心
平面2，1盎司，實心
背面痕迹，2盎司*
0.25 m mA0.5 mm*=飾面厚度：1 oz/ft2=35m 2 oz/ft2=70m
圖1b-顯示跡線和介電厚度的2s2p PCB橫截面
JEDEC第51-9號標準
第3頁
4板輪廓
對於側面小於或等於40 mm的包裝，板的尺寸應為101.5 mm x 114.5 mm±0.25 mm（見圖2）。典型的邊緣連接器如圖2所示。邊緣連接器可以針出和螺距修改，以滿足特定的需要。允許修改邊緣連接件的寬度尺寸。允許沿邊緣連接器有多行通孔。
對於不同的封裝尺寸，請參閱錶1瞭解適當的PCB尺寸。
錶1-包裝的PCB尺寸
封裝長度PCB尺寸（+/-0.25 mm）
包裝。長度40毫米101.5毫米x 114.5毫米（4.0英寸x 4.5英寸）
40毫米<包裝。長度65毫米127.0毫米x 139.5毫米（5.0英寸x 5.5英寸）
65毫米<包裝。長度90毫米152.5毫米x 165.0毫米（6.0英寸x 6.5英寸）
圖2-BGA測試板外部尺寸和邊緣連接器設計。
JEDEC第51-9號標準第4頁
5軌跡設計
5.1頂部跟踪層佈局（1s和2s2p印刷電路板）
對於最小的電路板，應將測試設備相對於101.5 mm x 101.5 mm截面的中心對準電路板頂部（遠離邊緣連接器）。對於較大的板尺寸，將包裝放在板頂部的正方形中心，正方形的長度是板的寬度尺寸。連接到包裝的痕迹必須從設備主體邊緣伸出至少25 mm。允許跟踪長度超過此值。軌跡必須以徑向管道（擴口）佈線，以滿足正方形的邊緣，從而使終端通過位置的間距相等，超過該正方形邊緣周長的90%。地面必須擴至其所在包裝側面附近的25 mm周長。角部-大多數地面沿角部周邊順時針方向展開（見圖3和圖4）。允許從跟踪終端廣場向內錯開跟踪終端焊接位置，使其偏離廣場周長2.5 mm。
圖3-從包裝體向外延伸至25 mm的外球排的軌跡。