This specification defines the numb

This specification defines the number of pins available for user defined signaling interfacing between the carrier card and the IO mezzanine module. By using the programmable flexibility of FPGA I/O, it is expected that the user defined pins can support both differential and single ended signaling. This enables the reuse of pins for different I/O standards and aids in minimizing the size of the physical connector required. The intent of this specification is to define the number of user defined pins supported by both the high-pin and low pin-count connectors.

結果 (繁體中文) 1:

本說明書中定義的信令定義的承載卡和IO夾層模塊之間的接口可用於用戶的管腳數。通過使用FPGA I / O的可編程靈活性，可以預期，用戶定義的引腳可以支持差分和單端信號。這使引腳不同的I / O標準和助劑的重用在最小化所需要的物理連接器的尺寸。意圖本說明書的是定義的由高引腳和低引腳數連接器雙方都支持用戶定義的引腳的數量。

結果 (繁體中文) 2:

此規範定義了載波卡和 IO 夾層模組之間可用於使用者定義的信令介面的引腳數。通過使用 FPGA I/O 的可程式設計靈活性，預計使用者定義的引腳可以同時支援差分和單端信令。這允許根據不同的 I/O 標準重複使用引腳，並有助於最小化所需的物理連接器的大小。此規範的目的是定義高引腳和低引腳數連接器支援的使用者定義引腳數。 ...

結果 (繁體中文) 3:

本規範定義了載波卡和IO夾層模塊之間的用戶定義信令介面可用的管脚數。利用FPGA I/O的可編程靈活性，用戶定義的pin可以同時支持差分和單端信令。這使得針可以為不同的I/O標準重用，並有助於將所需物理連接器的大小减到最小。本規範的目的是定義高插針和低插針數連接器支持的用戶定義插針數。