For efficiency (see Section VI) the

For efficiency (see Section VI) the PE’s slice of encoded sparse matrix I is stored in a 64-bit-wide SRAM. Thus eight entries are fetched on each SRAM read. The high 13 bits of the current pointer p selects an SRAM row, and the low 3-bits select one of the eight entries in that row. A single (v,x) entry is provided to the arithmetic unit each cycle.

結果 (繁體中文) 1:

對於EF法fi ciency（參見第VI）編碼的稀疏矩陣I被存儲在一個64位寬的SRAM的PE的切片。因此，8個條目是每個SRAM讀牽強。當前指針p選擇的高13位的SRAM行，低3位選擇該行中的8個條目中的一個。單個（V，X）條目被提供給算術單元中的每個週期。

結果 (繁體中文) 2:

為了提高效率（參見第六節），PE 的編碼疏鬆陣列 I 切片存儲在 64 位寬的 SRAM 中。因此，每次 SRAM 讀取時都會提取八個條目。當前指標 p 的高 13 位選擇 SRAM 行，低 3 位選擇該行中的八個條目之一。每個週期向算術單元提供單個 （v，x） 條目。

結果 (繁體中文) 3:

為了提高效率（見第六節），編碼疏鬆陣列I的PE片存儲在64位寬的SRAM中。囙此，每讀取一個SRAM就獲取八個條目。當前指針p的高13比特選擇SRAM行，低3比特選擇該行中八個條目之一。每個週期為算術單元提供一個（v，x）條目。