1s and 2s2p PCB: To route a signal

1s and 2s2p PCB: To route a signal from the interior of a large array to the edge connector, it may be necessary to use a trace on the backside of the PWB. This is acceptable if the total width of traces, both topside and backside, connected to pins of the same row, does not exceed the total specified in paragraph5.3. The trace should be routed directly beneath the topside trace(s) for the balls of the same row until outside the fan-out region. Figure 5 — Nesting of 256 and 352 PGA packages. Figure 6 — Routing outside fan-out layer allowed in low conductivity PCB. High conductivity PCB allows any routing needed on bottom trace layer while the top routing must remain outside the fan-out region. JEDEC Standard No. 51-11Page 75 Trace design (cont’d)5.5 Buried layer layout (2s2p PCB only)The power and ground planes embedded in the board shall be of 35 m (1 oz) copper +0/-20%. They are to be continuous except for via isolation clearance patterns. The power and ground planes shall terminate 1.0 mm from the edges of the PCB, giving overall plane dimensions as listed in table 2. The power and ground planes must not be present in the 9.5 mm edge connector pattern location shown in figure 2.Table 2 — PCB buried plane sizesPCB Size (+/- 0.25 mm) Buried Plane Size101.5 mm x 114.5 mm 99.5 mm x 99.5 mm127.0 mm x 139.5 mm 125.0 mm x 125.0 mm152.5 mm x 165.0 mm 150.5 mm x 150.5 mm5.6 PCB metalization characteristics for 1s and 2s2p PCBsTop and bottom trace metalization on the PCB shall be 70 m (2 oz) finished thickness after final processing (0.070 mm). This is achieved by starting with a 1 oz copper material and plating to 2 oz during PCB through hole plating process. This process specification should be printed on all drawings to ensure proper processing. The thickness of the copper traces shall be verified to +/- 20% after PCB fabrication because thickness variations greater than this can have an excessive influence on the performance of the PCB.5.7 Solder masks for 1s and 2s2p PCBsSolder masking is required. Openings in the solder mask for the plated through holes shall be at least as large as the via pads without allowing them to merge into one another.6 Hand wiring Connection to edge connector: Connection from the through-holes to the edge connector shall be made with 22AWG copper wire or smaller if the connections are not designed as part of the trace pattern.When the board is intended for use in forced air measurement environments, interconnect wiring to the edge connector shall be on the trailing edge of the board with respect to air flow direction and back side of the board with respect to the component placement. Interconnect wiring shall be outside the fan-out area. Figure 7 shows a suggestion for wiring from the leading edge of the test board to the trailing edge before being routed to the edge connector. Connection from the edge connector to the fan-out perimeter and from the fan-out perimeter to the power dissipation structures must be made in a four-point method for force (power) and sense (measure) purposes. Wire diameters for heating force currents may need to be larger to accommodate high power tests and may require more than one edge connector pin. Use table 3 as a guide to determine the required wire diameter [5,6]. JEDEC Standard No. 51-11 Page 86 Hand wiring (cont’d)Table 3 — Wire size current limitsAWG Wire Size UL Current Capacity, (80 ºC), Amperes MIL-W-5088LAmperes30 0.4 N/A28 0.6 N/A26 1.0 N/A24 1.6 N/A22 2.5 5.020 4.0 8.318 6.0 15.416 10.0 19.414 16.0 31.212 26.0 40.0Air Flow Direction

結果 (繁體中文) 1:

1和2S2P PCB：要路由從一個大的陣列到邊緣連接器的內部的信號，可能有必要使用一個跟踪在PWB的背面。這是可接受的，如果跡線的總寬度，兩個頂側和後側，連接到相同行的針，不超過段所指明的總
5.3。跟踪應當被直接路由頂側跡線（S），用於在同一行的滾珠的下方直到扇出區域之外。



圖5 - 256和352 PGA封裝嵌套。

圖6 -路由外扇出層允許在低電導率PCB。高導電性PCB允許任何路由需要對底部跡線層，而頂部路由必須保持在扇出區域之外。

JEDEC標準號51-11
頁7


5微量設計（續）

5.5埋層佈局（2S2P PCB只）

嵌入在所述板上的電源和接地平面應35m的（1盎司）的銅+ 0 / -20％的。他們是除了通過隔離間隙模式不斷。該電源和接地平面應終止從PCB的邊緣1.0mm時，使整體平面尺寸如表2中列出的電源和接地平面必須不存在於圖2中所示的9.5毫米邊緣連接器圖案位置

表2 - PCB埋平面尺寸
PCB尺寸（+/- 0.25mm）的埋地平面尺寸
101.5毫米X114.5毫米99.5毫米X99.5毫米
127.0毫米X139.5毫米125.0毫米X125.0毫米
152.5毫米X165.0毫米150.5毫米X150.5毫米

5.6 PCB金屬化為1和2S2P多氯聯苯特徵

頂部和底部的金屬化跡線在PCB上應為70m的（2盎司）的最終處理（0.070毫米）後成品厚度。這是通過1盎司銅物質和通孔電鍍過程中PCB電鍍到2盎司實現。這個過程規範應在所有附圖上被印刷，以確保適當的處理。銅跡線的厚度應PCB製造之後進行驗證，以+/- 20％，因為厚度變化大於該可以具有在PCB的性能的過度影響。

5.7焊料掩模1和2S2P多氯聯苯

焊料掩蔽是必需的。在阻焊層的開口鍍通孔應作為經由墊是至少一樣大，而不使它們彼此合併。


6手工佈線


連接到邊緣連接器：從通孔到邊緣連接器的連接應22AWG銅線或更小的進行，如果連接沒有被設計為跡線圖案的一部分。
當板被用於在強制空氣的測量環境中使用，互連佈線到邊緣連接器應是在電路板的相對於空氣流動方向與所述板的背面相對於所述元件放置的後緣。互連佈線應扇出區域之外。圖7示出用於在路由到邊緣連接器之前從測試板到後緣的前緣佈線的建議。從邊緣連接器連接到所述扇出周邊和從所述扇出周長的功率耗散結構必須在為力（功率）和感測（測量）目的的四點法進行。線直徑，用於加熱力電流可能需要更大以適應高功率測試並且可能需要多於一個的邊緣連接器引腳。

JEDEC標準號51-11頁8


6手工佈線（續）

表3 -線徑電流限制
AWG導線尺寸UL電流容量，（80℃），安培MIL-W-5088L
安培
30 0.4 N / A
28 0.6 N / A
26 1.0 N / A
24 1.6 N / A
22 2.5 5.0
20 4.0 8.3
18 6.0 15.4
16 10.0 19.4
14 16.0 31.2
12 26.0 40.0


空氣流動方向

結果 (繁體中文) 2:

1s 和 2s2p PCB：要將信號從大陣列內部路由到邊緣連接器，可能需要在 PWB 背面使用微距。如果連接到同一行的引腳的上側和背面的跟蹤總寬度不超過段落中指定的總寬度，則這是可以接受的
5.3. 跟蹤應直接路由在同一行的球的頂部跟蹤下方，直到扇出區域外部。

圖 5 = 嵌套 256 和 352 PGA 封裝。

圖 6 – 低導電性 PCB 允許外部扇出層佈線。高電導率 PCB 允許在底部跟蹤層上進行所需的任何佈線，而頂部佈線必須保持在扇出區域之外。

JEDEC 標準號 51-11
第7頁

5 跟蹤設計（連續）

5.5 埋設層佈局（僅限 2s2p PCB）

電路板內嵌的功率和接地層應為 35 μm （1 oz） 銅 +0/-20%。它們必須是連續的，除非通過隔離清除模式。功率和接地層應從PCB邊緣端接1.0mm，從而提供表2中所列的整體平面尺寸。在圖 2 所示的 9.5 mm 邊緣連接器模式位置中不得存在電源和接地層。

表 2 = PCB 埋層尺寸
PCB 尺寸 （+/- 0.25 mm） 埋平面尺寸
101.5 毫米 x 114.5 毫米 99.5 毫米 x 99.5 毫米
127.0 毫米 x 139.5 毫米 125.0 毫米 x 125.0 毫米
152.5 毫米 x 165.0 毫米 150.5 毫米 x 150.5 毫米

5.6 PCB 金屬化特性，適用于 1s 和 2s2p PCB

PCB 上部和底部痕量金屬化在最終處理後應為 70*m（2 盎司）成品厚度（0.070 mm）。這是從 1 盎司銅材料開始，在 PCB 通過孔鍍層過程中鍍至 2 盎司來實現的。此工藝規範應列印在所有圖紙上，以確保正確處理。PCB 製造後，銅絲的厚度應驗證為 +/- 20%，因為厚度變化大於此範圍可能會對 PCB 的性能產生過多影響。

5.7 1s 和 2s2p 多氯聯苯的焊接面罩

需要焊接掩蔽。鍍孔的焊面膜的開口應至少與通孔墊一樣大，不允許它們相互合併。

6 手接線

與邊緣連接器的連接：如果連接不是作為跟蹤模式的一部分設計的，則從通孔到邊緣連接器的連接應使用 22AWG 銅線或更小。
當電路板用於強制空氣測量環境時，與邊緣連接器的互連接線應相對於氣流方向和電路板背面相對於部件放置位於電路板的後緣。互連接線應在扇出區域之外。圖 7 顯示了在路由到邊緣連接器之前從測試板前緣連接到後緣的建議。從邊緣連接器到扇出周長，從扇出周長到功耗結構的連接必須採用四點方法進行，用於力（功率）和檢測（測量）目的。加熱力電流的導線直徑可能需要更大，以適應高功率測試，並且可能需要多個邊緣連接器引腳。使用表 3 作為指南來確定所需的導線直徑 [5，6]。

JEDEC 標準號 51-11 頁 8

6 手接線（連接）

表 3 = 電線尺寸電流限制
AWG 電線尺寸 UL 電流容量（80 oC），Amperes MIL-W-5088L
安培
30 0.4 不適用
28 0.6 不適用
26 1.0 不適用
24 1.6 不適用
22 2.5 5.0
20 4.0 8.3
18 6.0 15.4
16 10.0 19.4
14 16.0 31.2
12 26.0 40.0

氣流方向

結果 (繁體中文) 3:

1s和2s2p PCB：要將訊號從大陣列內部路由到邊緣連接器，可能需要在PWB背面使用一個跟踪。如果連接到同一行插腳的跡線的總寬度（上部和後部）不超過第
5.3條。軌跡應直接位於同一排球的上部軌跡下方，直到扇出區域之外。
圖5-256和352個PGA包的嵌套。
圖6-低導電性印刷電路板允許扇出層外佈線。高導電性PCB允許在底部跟踪層上進行任何需要的佈線，而頂部佈線必須保持在扇出區域之外。
JEDEC第51-11號標準
第7頁
5軌跡設計（續）
5.5埋層佈局（僅2s2p PCB）
嵌入電路板中的電源和接地平面應為35μm（1 oz）銅+0/-20%。它們是連續的，除了通過隔離間隙模式。電源和接地平面應在距離PCB邊緣1.0 mm處終止，給出錶2中所列的總平面尺寸。電源和接地平面不得出現在圖2所示的9.5 mm邊緣連接器模式位置。
錶2-PCB埋面尺寸
PCB尺寸（+/-0.25 mm）埋面尺寸
101.5毫米x 114.5毫米99.5毫米x 99.5毫米
127.0毫米x 139.5毫米125.0毫米x 125.0毫米
152.5毫米x 165.0毫米150.5毫米x 150.5毫米
5.6 1s和2s2p PCBs的PCB金屬化特性
PCB上的頂部和底部痕迹金屬化在最終加工（0.070 m m）後應為70μm（2 oz）成品厚度。這是通過從1盎司的銅資料開始，在PCB通孔電鍍過程中電鍍到2盎司來實現的。本工藝規範應印在所有圖紙上，以確保正確加工。印製電路板製造後，應將銅痕迹的厚度驗證為±20%，因為厚度變化大於此值可能會對印製電路板的效能產生過度影響。
5.7 1s和2s2p多氯聯苯的焊接掩模
需要焊料掩蔽。用於電鍍通孔的焊接掩模開口應至少與通孔墊一樣大，且不允許它們彼此合併。
6手接線
與邊緣連接器的連接：如果連接不是設計為跟踪模式的一部分，則從通孔到邊緣連接器的連接應使用22AWG或更小的銅線。
當電路板擬用於強制空氣量測環境時，與邊緣連接器的互連佈線應位於電路板後緣（相對於氣流方向）和電路板背面（相對於部件位置）。互連佈線應在扇出區域外。圖7顯示了在佈線到邊緣連接器之前，從測試板的前緣到後緣的佈線建議。從邊緣連接器到扇出周長和從扇出周長到功耗結構的連接必須採用四點法進行，以達到力（功率）和感測（量測）的目的。加熱力電流的電線直徑可能需要更大，以適應高功率測試，並且可能需要多個邊緣連接器插腳。使用錶3作為指南來確定所需的鋼絲直徑[5,6]。
JEDEC第51-11號標準第8頁
6手接線（續）
錶3-電線尺寸電流限制
AWG電線尺寸UL電流容量（80℃），安培MIL-W-5088L
安培
30 0.4不適用
28 0.6不適用
26 1.0不適用
24 1.6不適用
22 2.5 5.0條
20 4.0 8.3條
18 6.0 15.4條
16 10.0 19.4條
14 16.0 31.2條
12 26.0 40.0條
氣流方向