TEST BOARDS FOR THROUGH-HOLE PERIME

TEST BOARDS FOR THROUGH-HOLE PERIMETER LEADED PACKAGE THERMAL MEASUREMENTSCONTENTSPageForeword ii1 Scope 12 Normative references 13 Stock material 24 Board outline 35 Trace design 45.1 Top trace layer layout (both 1s and 2s2p PCBs) 45.2 Trace widths for 1s and 2s2p PCBs 65.3 Plated through-hole vias 65.4 Thermal pins (2s2p only) 75.5 Trace layers and connection routing 75.6 Buried layer layout (2s2p PCB only) 75.7 PCB metalization characteristics for 1s and 2s2p PCBs 85.8 Solder masks for 1s and 2s2p PCBs 86 Hand wiring 87 Data presentation 10Tables1 PCB sizes for packages 32 PCB buried plane sizes 73 Wire size current limits 84 Specified parameters and values used 10Figures1a Cross section of 1s PCB showing trace and dielectric thicknesses in package placement 2 and trace fan-out regions 1b Cross section of 2s2p PCB showing trace and dielectric thicknesses 22 Example test board outer dimensions and edge connector design 33 Traces flared to perimeter 25 mm from package body 44 Nested design with traces flared to perimeter 25 mm from largest package body 55 Traces flared to perimeter 25 mm form SIP body 56 Hand wiring test board suggestion 9-i- JEDEC Standard No. 51-10Foreword The measurement of the junction-to-ambient (RJA) thermal characteristics of an integrated circuit (IC) has historically been carried out using a number of test fixturing methods. The most prominent method is the soldering of the packaged devices to a printed circuit board (PCB). The characteristics of the test PCBs can have a dramatic (>60%) impact on the measured RJA. Due to this wide variability, it is desirable to have an industry-wide standard for the design of PCB test boards to minimize discrepancies in measured values between companies.To obtain consistent measurements of RJA from one company to the next, the test PCB geometry and trace layout must be completely specified for each package geometry tested. Such a complete specification would limit the flexibility of user companies who would like to design test boards for their individual needs. Thus, one characteristic of a test board specification is to allow some variability of PCB test board design while minimizing measurement variability.This specification is intended for use with the thermal measurements and modeling specifications grouped under the JEDEC EIA/JESD51 series, [1]. Specifically, the electrical test procedures described in JEDEC EIA/JESD51-1, “Integrated Circuit Thermal Measurement Method - Electrical Test Method (Single Semiconductor Device),” [2], EIA/JESD51-2, “Integrated Circuit Thermal Test Method Environmental Conditions - Natural Convection (Still Air), [3], and EIA/JESD51-6, “Integrated Circuit Thermal Test Method Environmental Conditions - Forced Convection (Moving Air), [4].

結果 (繁體中文) 1:

於通孔周邊引線封裝熱測量測試板

CONTENTS
頁
前言II
1範圍
2引用1
3庫存材料2
4板輪廓3
5痕量設計4
5.1頂部跡線層佈局（包括1和2S2P多氯聯苯）4
5.2痕量寬度為1和2S2P多氯聯苯6
5.3電鍍的通孔的通孔6
5.4熱銷（2S2P只）7
5.5跡線層和連接路由7
5.6埋層佈局（2S2P PCB）7
5.7 PCB 1秒和2S2P多氯聯苯金屬化特性8
5.8焊錫為1和2S2P多氯聯苯掩膜8
6手工佈線8
7數據呈現10
表
1 PCB尺寸包裝3
2 PCB埋平面尺寸7
3線徑的電流限制8
4指定的參數和值使用10
圖
1A 1S PCB的橫截面示出了在包放置跡線和電介質厚度2
和跡線的扇出區
1b的2S2P PCB的橫截面示出了跟踪和電介質厚度2
2實施例試驗板的外部尺寸和邊緣連接器設計3
3痕跡從封裝體向外展開至周邊25毫米4
4嵌套設計與擴口周長從最大封裝主體525毫米痕跡
張開以周長25毫米形式SIP體5痕跡5
6手動接線測試板建議9





-I-

JEDEC標準號51-10



前言


的集成電路（IC）的結點到環境溫度（RJA）熱特性的測量歷來進行了使用許多測試裝夾方法。最突出的方法是封裝裝置至印刷電路板（PCB）的焊接。測試PCB板的特性可具有顯著的（> 60％）所測量的RJA影響。由於這種很大的可變性，這是期望具有用於PCB測試板的設計以最小化在公司之間的測量值的差異的全行業標準。

從一個公司獲得RJA的一致的測量到下一個，測試PCB的幾何形狀和跡線佈局必須完全對於每種測試的封裝幾何形狀指定。這樣一個完整的規格會限制用戶的公司誰願意來設計測試板為他們的個性化需求的靈活性。因此，測試板說明書的一個特性是允許PCB測試板的設計的一些可變性，同時最小化測量的可變性。

本說明書旨在用於與熱測量使用和建模JEDEC EIA / JESD51系列下分組的規格，[1]。[2]，EIA / JESD51-2，“集成電路熱測試方法環境條件 - 即，所述電測試程序在JEDEC EIA / JESD51-1，”電氣測試方法（單個半導體器件），集成電路熱測定方法“中描述的 - 自然對流（靜止空氣中），[3]，和EIA / JESD51-6，“集成電路熱測試方法環境條件 - 強制對流（移動空氣），[4]。

結果 (繁體中文) 2:

測試孔孔式鉛孔式熱測量

內容
網頁
前言ii
1 範圍 1
2 規範參考 1
3 庫存材料 2
4 董事會大綱 3
5 跟蹤設計 4
5.1 頂部跟蹤層佈局（1s 和 2s2p PCB） 4
5.2 1s 和 2s2p PCB 的跟蹤寬度 6
5.3 鍍孔通孔 6
5.4 熱引腳（僅限 2s2p） 7
5.5 跟蹤層和連接路由 7
5.6 埋設層佈局（僅限 2s2p PCB） 7
5.7 PCB 金屬化特性，適用于 1s 和 2s2p PCB 8
5.8 1s 和 2s2p 多氯聯苯的焊接面罩 8
6 手接線 8
7 資料演示 10
表
1 個 PCB 尺寸，用於封裝 3
2 PCB 埋層尺寸 7
3 線尺寸電流限制 8
4 使用 10 的指定參數和值
數位
1s PCB 的 1s 交叉部分，顯示封裝放置 2 中的痕量和介電厚度
並跟蹤扇出區域
1b 2s2p PCB 的橫截面，顯示微量和介電厚度 2
2 測試板外部尺寸和邊緣連接器設計示例 3
3 痕跡從包裝體 4 燃燒到周長 25 mm
4 嵌套設計，從最大封裝體 5 到周長 25 mm 的線跡
5 痕跡耀斑至周長 25 mm 形式 SIP 體 5
6 手接線測試板建議 9

-i-

JEDEC 標準號 51-10

前言

積體電路 （IC） 的結與環境 （R_JA） 熱特性的測量歷來使用多種測試固定方法進行。最突出的方法是將封裝的器件焊接到印刷電路板 （PCB） 上。測試PCB的特性可以有一個戲劇性的（+60%）對測量的 R= JA 的影響。由於這種廣泛的可變性，最好制定全行業PCB測試板設計標準，以儘量減少公司之間測量值的差異。

為了從一家公司到下一家公司獲得一致的 R•JA 測量，必須針對測試的每個封裝幾何體完全指定測試 PCB 幾何形狀和曲線佈局。如此完整的規範將限制希望根據個人需求設計測試板的使用者公司的靈活性。因此，測試板規範的一個特徵是允許PCB測試板設計的一些可變性，同時最大限度地減少測量的可變性。

本規範適用于 JEDEC EIA/JESD51 系列 [1] 下分組的熱測量和建模規範。具體來說，JEDEC EIA/JESD51-1，"積體電路熱測量方法 - 電氣測試方法（單半導體器件）"，[2]，EIA/JESD51-2，"積體電路熱測試方法環境條件- 自然對流（靜止空氣），[3]，EIA/JESD51-6，"積體電路熱測試方法環境條件- 強制對流。"

結果 (繁體中文) 3:

通孔周長引線封裝熱量測用測試板
目錄
第頁
前言二
1範圍1
2規範性引用檔案1
3庫存資料2
4板輪廓3
5軌跡設計4
5.1頂部跟踪層佈局（1s和2s2p PCB）4
5.2 1s和2s2p PCBs的線寬6
5.3鍍通孔通孔6
5.4熱插腳（僅2s2p）7
5.5跟踪層和連接路由7
5.6埋層佈局（僅2s2p PCB）7
5.7 1s和2s2p PCBs的PCB金屬化特性8
5.8 1s和2s2p多氯聯苯的焊接掩模8
6手接線8
7數據展示10
桌子
1包裝3的PCB尺寸
2 PCB埋入平面尺寸7
3導線尺寸電流限制8
4使用的指定參數和值10
數位
1s印刷電路板橫截面，顯示封裝位置中的痕迹和介電厚度2
追跡扇出區域
1b顯示跡線和介電厚度的2s2p PCB橫截面2
2試驗板外部尺寸和邊緣連接器設計示例3
從包裝體4向外延伸至25 mm周長的3條痕迹
4嵌套設計，痕迹從最大包裝體延伸至25 mm的周長5
從SIP主體5向外延伸至周長25 mm的5條痕迹
6手接線測試板建議9
-我-
JEDEC第51-10號標準
前言
集成電路（IC）的結對環境（RθJA）熱特性的量測歷來採用許多測試夾具方法。最突出的方法是將封裝設備焊接到印刷電路板（PCB）上。測試多氯聯苯的特性可以對量測的RθJA產生顯著的（>60%）影響。由於這種廣泛的可變性，有一個工業標準的PCB測試板的設計是可取的，以儘量減少公司之間測量值的差异。
為了從一個公司到下一個公司獲得一致的RθJA測量值，必須為每個測試的封裝幾何體完全指定測試PCB幾何體和跟踪佈局。這樣一個完整的規範將限制用戶公司的靈活性，這些公司希望為他們的個人需求設計測試板。囙此，測試板規範的一個特點是允許PCB測試板設計的一些可變性，同時最小化量測可變性。
本規範適用於JEDEC EIA/JESD51系列下的熱量測和建模規範[1]。具體而言，JEDEC EIA/JESD51-1，“集成電路熱測量方法-電力測試方法（單半導體器件）”、“[2]、EIA/JESD51-2，“集成電路熱測試方法-環境條件-自然對流（靜止空氣）”、[3]和EIA/JESD51-6中所述的電力測試程式，集成電路熱試驗方法環境條件強制對流（移動空氣），[4]。