TEST BOARDS FOR AREA ARRAY SURFACE

TEST BOARDS FOR AREA ARRAY SURFACE MOUNT PACKAGE THERMAL MEASUREMENTSCONTENTSPageForeword i1 Scope 12 Normative references 13 Stock material 24 Board outline 35 Trace design 35.1 Top trace layer layout (both 1s and 2s2p PCBs) 35.2 Traces to thermal balls 45.3 Trace widths for 1s and 2s2p PCBs 45.4 Ball lands for 1s and 2s2p PCBs 55.5 Thermal ball lands and thermal vias 55.6 Trace layers and connection routing 65.7 Buried layer layout (2s2p PCB only) 75.8 PCB metalization characteristics for 1s and 2s2p PCBs 75.9 Solder masks for 1s and 2s2p PCBs 75.10 Plated through-hole vias for 1s and 2s2p PCBs 86 Hand wiring 87 Data presentation 9Tables1 PCB sizes for packages 32 Drill diameters for thermal vias vs. ball pitch 63 PCB buried plane sizes 74 Wire size current limits 85 Specified parameters and values used 9Figures1a Cross section of 1s PCB showing trace and dielectric thicknesses in package placement 2 and trace fan-out regions 1b Cross section of 2s2p PCB showing trace and dielectric thicknesses 22 BGA test board outer dimensions and edge connector design 33 Traces to outer ball row flared to perimeter 25 mm from package body 34 Flared PCB layout scheme 55 Package footprint routing 56 Nesting of 256 and 352 PBGA packages 77 Routing outside fan-out layer allowed in low conductivity PCB 78 Hand wiring test board suggestion 9-i- JEDEC Standard No. 51-9Foreword Previous thermal test board standards for leaded surface mount components have described the need for a standardized thermal test board design to allow comparison of thermal test results between organizations [1-2]. The present standard describes design standards for a test board that will allow no more than 15% measurement variability to occur between the minimum and maximum design parameters of the specification. The standard is not intended to give actual in-use values, but rather a figure of merit for use in comparing packages. Reference to the board used, 2s (1s effective) or 2s2p, must be made for all reported results.This specification is intended for use with the thermal measurements and modeling specifications grouped under the JEDEC EIA/JESD51 series, [1]. Specifically, the electrical test procedures described in JEDEC EIA/JESD51-1, “Integrated Circuit Thermal Measurement Method - Electrical Test Method (Single Semiconductor Device),” [2], EIA/JESD51-2, “Integrated Circuit Thermal Test Method Environmental Conditions - Natural Convection (Still Air) ”, [3], and EIA/JESD51-6, “Integrated Circuit Thermal Test Method Environmental Conditions - Forced Convection (Moving Air) ”, [4].

結果 (繁體中文) 1:

測試板面陣列表面安裝封裝熱測量

CONTENTS
頁

前言我
1範圍
2引用1
3庫存材料2
4板輪廓3
5痕量設計3
5.1頂部跡線層佈局（包括1和2S2P多氯聯苯）3
5.2痕量熱滾珠4
5.3痕量寬度為1秒和2S2P多氯聯苯4
5.4球的土地為1和2S2P多氯聯苯5
5.5熱球土地和熱通孔5
5.6跡線層和連接路由6
5.7埋層佈局（2S2P PCB）7
5.8 PCB的金屬化特性為1和2S2P多氯聯苯7
5.9焊料掩模1和2S2P多氯聯苯7
5.10電鍍的通孔的通孔1秒和2S2P多氯聯苯8
6手工佈線8
7數據呈現9
表
1 PCB尺寸封裝3
2鑽頭直徑為熱通孔與球間距6
3 PCB埋平面尺寸7
4線大小的電流限制8
5指定的參數和值用9
圖
1a的橫截面表示包放置跡線和電介質厚度1S PCB 2
和走線的扇出區
1b的2S2P PCB的橫截面示出了跡線和電介質厚度2
2 BGA測試板的外部尺寸和邊緣連接器設計3
3痕跡到外球行擴口至周邊25毫米從封裝主體3
4擴口PCB佈局方案5
5封裝足跡路由5
256 6嵌套和352 PBGA封裝7
7路由允許在低電導率PCB外扇出層7
8手動接線測試板建議9





-I-

JEDEC標準號51-9


前言


先前的熱測試板標準含鉛表面安裝元件已經描述了需要一種標準化的熱測試板的設計，以允許組織[1-2]之間的熱的測試結果進行比較。本標準描述了一種用於測試板，將允許本說明書的最小和最大的設計參數之間發生不超過15％的測量的變化的設計標準。該標準不打算給實際的使用價值，而是在比較擇優包中使用的數字。參考板中使用，2S（1S有效）或2S2P，必須為所有報告的結果進行說明。

本說明書旨在用於與熱測量使用和建模JEDEC EIA / JESD51系列下分組的規格，[1]。[2]，EIA / JESD51-2，“集成電路熱測試方法環境條件 - 即，所述電測試程序在JEDEC EIA / JESD51-1，”電氣測試方法（單個半導體器件），集成電路熱測定方法“中描述的 - 自然對流（靜止空氣中）“，[3]，和EIA / JESD51-6，”集成電路熱測試方法環境條件 - 強制對流（移動空氣）“，[4]。

結果 (繁體中文) 2:

測試板，用於區域陣清單面安裝熱測量

內容
網頁

前言一
1 範圍 1
2 規範參考 1
3 庫存材料 2
4 董事會大綱 3
5 跟蹤設計 3
5.1 頂部跟蹤層佈局（1s 和 2s2p PCB） 3
5.2 熱球的軌跡 4
5.3 1s 和 2s2p PCB 的跟蹤寬度 4
5.4 球位為 1s 和 2s2p 多氯聯苯 5
5.5 熱球地和熱通孔 5
5.6 跟蹤層和連接路由 6
5.7 埋設層佈局（僅限 2s2p PCB） 7
5.8 PCB 金屬化特性，適用于 1s 和 2s2p PCB 7
5.9 1s 和 2s2p 多氯聯苯的焊接面罩 7
5.10 鍍孔孔孔，用於 1s 和 2s2p PCB 8
6 手接線 8
7 資料演示 9
表
1 個 PCB 尺寸，用於封裝 3
2 用於熱通孔的鑽頭直徑與球距 6
3 PCB 埋層尺寸 7
4 線尺寸電流限制 8
5 使用指定的參數和值 9
數位
1s PCB 的 1s 交叉部分，顯示封裝放置 2 中的痕量和介電厚度
並跟蹤扇出區域
1b 2s2p PCB 的橫截面，顯示微量和介電厚度 2
2 BGA 測試板外部尺寸和邊緣連接器設計 3
3 外球行的軌跡從封裝體 3 耀斑到周長 25 mm
4 火焰PCB佈局方案 5
5 封裝封裝路由 5
6 嵌套 256 和 352 PBGA 封裝 7
7 低電導率 PCB 7 允許路由外部扇出層
8 手接線測試板建議 9

-i-

JEDEC 標準號 51-9

前言

以前鉛表面安裝元件的熱測試板標準已說明需要標準化的熱測試板設計，以便組織之間能夠比較熱測試結果 [1-2]。本標準描述了測試板的設計標準，該標準允許在規範的最小和最大設計參數之間發生不超過 15% 的測量可變性。該標準的目的不是給出實際使用中的值，而是用於比較包的優點。對於所有報告的結果，必須參考所使用的板，2s（1s 有效）或 2s2p。

本規範適用于 JEDEC EIA/JESD51 系列 [1] 下分組的熱測量和建模規範。具體來說，JEDEC EIA/JESD51-1 中描述的電氣測試程式， "積體電路熱測量方法 - 電氣測試方法（單半導體器件），"[2]，EIA/JESD51-2，"積體電路熱測試方法環境條件 - 自然對流（靜止空氣）"，[3]，和EIA/JESD51-6，"積體電路熱測試方法環境條件 - 強制對流（移動空氣）"，[4]。

結果 (繁體中文) 3:

面陣表面貼裝封裝熱量測用測試板
目錄
第頁
前言一
1範圍1
2規範性引用檔案1
3庫存資料2
4板輪廓3
5軌跡設計3
5.1頂部跟踪層佈局（1s和2s2p PCB）3
5.2熱球痕迹4
5.3 1s和2s2p PCBs的線寬4
5.4 1s和2s2p印刷電路板的球頭焊盤5
5.5熱球焊盤和熱通孔5
5.6跟踪層和連接路由6
5.7埋層佈局（僅2s2p PCB）7
5.8 1s和2s2p PCBs的PCB金屬化特性7
5.9 1s和2s2p多氯聯苯的焊接掩模7
5.10 1s和2s2p PCB的電鍍通孔孔8
6手接線8
7數據展示9
桌子
1包裝3的PCB尺寸
2熱通孔與球距6的鑽孔直徑
3 PCB埋入平面尺寸7
4導線尺寸電流限制8
5使用的指定參數和值9
數位
1s印刷電路板橫截面，顯示封裝位置中的痕迹和介電厚度2
追跡扇出區域
1b顯示跡線和介電厚度的2s2p PCB橫截面2
2 BGA測試板外形尺寸和邊緣連接器設計3
3條到外部球排的軌跡，從包裝主體3向外擴至25 mm的周長
4擴口印刷電路板佈局方案5
5封裝封裝路徑5
6 256和352 PBGA包的嵌套7
7低導電性PCB 7允許在扇出層外佈線
8手接線測試板建議9
-我-
JEDEC第51-9號標準
前言
先前的含鉛表面安裝組件熱測試板標準描述了標準化熱測試板設計的必要性，以允許組織之間的熱測試結果比較[1-2]。本標準描述了測試板的設計標準，該測試板允許在規範的最小和最大設計參數之間發生不超過15%的量測變化。該標準並不打算給出實際的在用值，而是用於比較包的價值。對於所有報告的結果，必須參攷使用的電路板，2s（1s有效）或2s2p。
本規範適用於JEDEC EIA/JESD51系列下的熱量測和建模規範[1]。具體而言，JEDEC EIA/JESD51-1，“集成電路熱測量方法-電力測試方法（單半導體器件）”、“[2]、EIA/JESD51-2，“集成電路熱測試方法-環境條件-自然對流（靜止空氣）”、[3]和EIA/JESD51-6中描述的電力測試程式，“集成電路熱試驗方法環境條件-強制對流（移動空氣）”，[4]。