4 Board outline The board shall be

4 Board outline The board shall be 101.5 mm x 114.5 mm +/- 0.25 mm in size for packages less than or equal to 40 mm on a side (see figure 2). A typical edge connector is depicted in figure 2. The edge connector can be pin- out and pitch modified for specific needs. Multiple rows of vias along the edge connector are allowed.For various package sizes, refer to table 1 for the appropriate PCB size.Table 1 — PCB sizes for packagesPackage Length PCB Size (+/- 0.25 mm)Pkg. Length  40 mm 101.5 mm x 114.5 mm (4.0" x 4.5")40 mm < Pkg. Length  65 mm 127.0 mm x 139.5 mm (5.0” x 5.5”)65 mm < Pkg. Length  90 mm 152.5 mm x 165.0 mm (6.0” x 6.5”)Figure 2 — Example test board outer dimensions and edge connector design. JEDEC Standard No. 51-10 Page 45 Trace design 5.1 Top trace layer layout (both 1s and 2s2p PCBs)Traces should be laid out such that the test device will be centered relative to a 101.5 mm x 101.5 mm section towards the top of the board (away from the edge connector) for the smallest board. For larger board sizes, locate the package at the top of the board in the center of a square whose length is the width dimension of the board. The package shall be oriented such that the long dimension of the package body is perpendicular to the edge connector. The traces connecting to the package must extend at least 25 mm out from the edge of the device body. Trace lengths longer than this are allowed. Traces must be routed in a radial fashion (flared) to meet the edges of a rectangle such that the terminal via locations are equally spaced over 90% of the perimeter of the sides of this rectangle. Traces must be flared out to the 25 mm perimeter adjacent to the side of the package on which they originate. Figure 3— Traces flared to perimeter 25 mm from package bodyA single PCB design can be used for a family of packages with the same pin pitch as long as the traces are fanned out to meet the requirements for the largest body size (see figure 4).For packages with a single row of leads, the odd numbered pins should be fanned out to one side of the pattern and the even numbered pins should fan out to the opposing side (see figure 5) JEDEC Standard No. 51-10Page 55 Trace design (cont’d)5.1 Top trace layer layout (both 1s and 2s2p PCBs) (cont’d) Figure 4 — Nested design with traces flared to perimeter 25 mm from from largest package body.Figure 5 — Traces flared to perimeter 25 mm from SIP body.

結果 (繁體中文) 1:

4電路板輪廓


的板應101.5毫米X114.5毫米+/- 0.25毫米大小軟件包小於或等於上一個側40毫米（參見圖2）。一個典型的邊緣連接器在圖2中所描繪的邊緣連接器可以是引腳出和瀝青改性為特定需求。沿邊緣連接器的通孔的多個行是允許的。

對於各種封裝尺寸，請參閱表1為合適的PCB的尺寸。

表1 - PCB尺寸封裝
包裝長度PCB尺寸（+/- 0.25mm）的
PKG。長度40毫米101.5毫米X114.5毫米（4.0“×4.5”）
40毫米<PKG。長度65毫米127.0毫米X139.5毫米（5.0“×5.5”）
65毫米<PKG。長度90毫米152.5毫米X165.0毫米（6.0“×6.5”）

























圖2 -實施例試驗板的外部尺寸和邊緣連接器的設計。

JEDEC標準號51-10頁4


5痕量設計


5.1頂部跡線層佈局（包括1和2S2P PCBs）的

跡線應該被佈局為使得所述測試裝置將相對於朝向所述板的頂部（遠離邊緣連接器）的最小板101.5毫米X101.5毫米部居中。對於較大的板的尺寸，在板的在其長度為電路板的寬度尺寸的正方形的中心頂部定位封裝。包裝應被定向，使得所述封裝體的長尺寸垂直於所述邊緣連接器。連接到封裝跡線必須出從裝置主體的邊緣延伸至少25mm。線路長度比這更長的都是允許的。跡線必須以徑向方式（喇叭）被路由到滿足通孔位置的終端移到該矩形的邊的外週的90％的相等地間隔的矩形這樣的邊緣。




圖3-張開，以從外週封裝主體25毫米痕跡

單個PCB設計可用於為家庭包具有相同引腳間距只要跡線被扇出到滿足最大身體尺寸的要求（參見圖4 ）。

對於具有引線的單排封裝，奇數針應該被扇出到所述圖案的一側和偶數引腳應扇出到相對側（見圖5）

JEDEC標準號51-10
頁5


5跟踪設計（續）

5.1頂部跡線層佈局（包括1和2S2P多氯聯苯）（續）






圖4 -嵌套設計與來自最大封裝主體張開以周長25毫米痕跡。


圖5 -痕跡張開到周邊從SIP體25毫米。

結果 (繁體中文) 2:

因此，擁有原型、規則和法規以確保資訊傳輸過程的安全性至關重要。

結果 (繁體中文) 3:

4板輪廓
對於側面小於或等於40 mm的包裝，板的尺寸應為101.5 mm x 114.5 mm±0.25 mm（見圖2）。典型的邊緣連接器如圖2所示。邊緣連接器可以針出和螺距修改，以滿足特定的需要。允許沿邊緣連接器有多行通孔。
對於不同的封裝尺寸，請參閱錶1瞭解適當的PCB尺寸。
錶1-包裝的PCB尺寸
封裝長度PCB尺寸（+/-0.25 mm）
包裝。長度40毫米101.5毫米x 114.5毫米（4.0英寸x 4.5英寸）
40毫米<包裝。長度65毫米127.0毫米x 139.5毫米（5.0英寸x 5.5英寸）
65毫米<包裝。長度90毫米152.5毫米x 165.0毫米（6.0英寸x 6.5英寸）
圖2-測試板外部尺寸和邊緣連接器設計示例。
JEDEC第51-10號標準第4頁
5軌跡設計
5.1頂部跟踪層佈局（1s和2s2p印刷電路板）
對於最小的電路板，應將測試設備相對於101.5 mm x 101.5 mm截面的中心對準電路板頂部（遠離邊緣連接器）。對於較大的板尺寸，將包裝放在板頂部的正方形中心，正方形的長度是板的寬度尺寸。包裝的方向應使包裝主體的長尺寸垂直於邊緣連接器。連接到包裝的痕迹必須從設備主體邊緣伸出至少25 mm。允許的跟踪長度超過此長度。跡線必須以徑向管道（擴口）佈線，以滿足矩形的邊緣，從而使終端通過位置在該矩形各邊周長的90%以上等距分佈。痕迹必須延伸至其來源包裝側面附近的25 mm周長。
圖3-從包裝體延伸至25 mm周長的痕迹
單塊PCB設計可用於具有相同針距的封裝系列，只要軌跡呈扇形分佈以滿足最大體尺寸的要求（見圖4）。
對於單排引線的封裝，奇數編號的管脚應扇出到圖案的一側，偶數編號的管脚應扇出到另一側（見圖5）
JEDEC第51-10號標準
第5頁
5軌跡設計（續）
5.1頂部跟踪層佈局（1s和2s2p印刷電路板）（續）
圖4-嵌套設計，痕迹從最大包裝體向外延伸至25 mm的周長。
圖5-從SIP主體延伸至25 mm周長的痕迹。